Espi Blog

Bueno, he recibido un post en el que me invitan a hablar de la tecnología MOS. No sé si con esto que voy a escribir el que me invita quedará satisfecho, pero creo que es un tema interesante para que tenga un post. A todos los que nos gusta la electrónica, nos intriga también si podremos continuar con el ritmo imparable que desarrolla esta industria o si por el contrario como le suele pasar a todo acabará por desinflarse.

Ante todo mi punto de vista es que las necesidades actuales de mercado indican que mientras la electronica se siga desarrollando el negocio está asegurado porque siempre salen cosas nuevas que podemos usar, sin embargo la electrónica se enfreta a nuevos retos que aparecen como resultado de su gran crecimiento y necesidades.

Estos retos vienen de los límites físicos que imponen los tamaños de desarrollo actuales y de efectos cuánticos que aparecen cuando rozamos distancias muy pequeñas (actualmente intel desarrolla puertas de 90nm y se espera que próximamente se usen puertas de 65nm). El año pasado en la asignatura DEII (Dispositivos Electrónicos II) mis compañeros Rafael Mesa y José Luis Martín hicieron una exposición muy interesante sobre los límites de la tecnología CMOS de los que he cogido una serie de ideas que expongo a continuación:

1º Hasta ahora el desarrollo viene marcado por la ley de Moore, por si alguno no la conoce, la ley de Moore establece que las capacidades de un sistema se doblarán a los 18 meses. Lo que en lenguaje llano quiere decir que si te compras hoy un ordenador en 18 meses habrá uno que haga el doble de lo que hace el que te compraste. Esta ley sorprendentemente se ha venido cumpliendo durante más de 30 años.

2º Con tal ritmo de crecimiento se llegan a topes físicos:
2.1 Tamaño: Aunque no es lo mismo el proceso por el que se marcan los transistores en una oblea de silicio se parece bastante al revelado de una foto. Sólo que se usan unas placas especiales que dejan pasar la luz para marcar en el silicio. El tamaño que tienen los transistores es tan pequeño que aparecen efectos de difracción en la luz y en el marcado de la oblea aparecen efectos cuánticos. Esto se soluciona usando placas de litografía que han sido estudiadas para minimizar esos efectos.
2.2 Tamaño: Los electrones tienen que pasar desde la fuente hasta el drenador, para eso se habilita el canal. Si el canal que usamos es más pequeño el electrón debe recorrer menos distancia y por lo tanto llega antes. Esto que parece fantástico tiene un gran inconveniente y es que el campo eléctrico creado por los conectores del transistor puede ser significativo para el electrón y afectar su trayecto.
Esto se puede subsanar con una solución de compromiso. No sé hasta que punto influye, la tecnología SOI (Silicon on insulator) reduce este efecto. El uso de SOI también reduce el consumo y se está usando efectivamente en los procesadores actuales como los Pentium IV o los PowerPC G5

Bueno me he quedado muy corto pero otro día pondré más. De todas formas las páginas web de intel e ibm informan ampliamente sobre los problemas y soluciones actuales.